Circuitos Digitais - Contadores
Nos dois capítulos anteriores, discutimos vários registros de deslocamento e counters using D flipflops. Agora, vamos discutir vários contadores usando flip-flops T. Sabemos que o flip-flop T alterna a saída para cada transição positiva do sinal de clock ou para cada transição negativa do sinal de clock.
Um contador binário 'N' bit consiste em flip-flops 'N' T. Se o contador contar de 0 a 2 - 1, então é chamado de binário up counter. Da mesma forma, se o contador fizer a contagem regressiva de 2 - 1 a 0, então é chamado de binário down counter.
São dois types of counters com base nos flip-flops que estão conectados em síncrono ou não.
- Contadores assíncronos
- Contadores síncronos
Contadores Assíncronos
Se os flip-flops não recebem o mesmo sinal de relógio, esse contador é chamado de Asynchronous counter. A saída do relógio do sistema é aplicada como sinal de relógio apenas ao primeiro flip-flop. Os flip-flops restantes recebem o sinal de clock da saída de seu flip-flop de estágio anterior. Conseqüentemente, as saídas de todos os flip-flops não mudam (afetam) ao mesmo tempo.
Agora, vamos discutir os dois contadores a seguir, um por um.
- Contador ascendente binário assíncrono
- Contador binário assíncrono para baixo
Contador ascendente binário assíncrono
Um contador ascendente binário assíncrono de bit 'N' consiste em flip-flops 'N' T. Conta de 0 a 2 - 1. O block diagram de contador ascendente binário assíncrono de 3 bits é mostrado na figura a seguir.
O contador ascendente binário assíncrono de 3 bits contém três flip-flops T e a entrada T de todos os flip-flops é conectada a '1'. Todos esses flip-flops são acionados por borda negativa, mas as saídas mudam de forma assíncrona. O sinal do clock é aplicado diretamente ao primeiro T flip-flop. Então, a saída do primeiro T flip-floptoggles para cada borda negativa do sinal de clock.
A saída do primeiro flip-flop T é aplicada como sinal de clock para o segundo flip-flop T. Portanto, a saída do segundo flip-flop T alterna para cada borda negativa de saída do primeiro flip-flop T. Da mesma forma, a saída do terceiro flip-flop T alterna para cada borda negativa de saída do segundo flip-flop T, uma vez que a saída do segundo flip-flop T atua como o sinal de clock para o terceiro flip-flop T.
Suponha que o status inicial dos T flip-flops da extrema direita para a esquerda seja $ Q_ {2} Q_ {1} Q_ {0} = 000 $. Aqui, $ Q_ {2} $ e $ Q_ {0} $ são MSB e LSB respectivamente. Podemos entender oworking de contador binário assíncrono de 3 bits da tabela a seguir.
Nº de borda negativa do relógio | Q 0 (LSB) | Q 1 | Q 2 (MSB) |
---|---|---|---|
0 | 0 | 0 | 0 |
1 | 1 | 0 | 0 |
2 | 0 | 1 | 0 |
3 | 1 | 1 | 0 |
4 | 0 | 0 | 1 |
5 | 1 | 0 | 1 |
6 | 0 | 1 | 1 |
7 | 1 | 1 | 1 |
Aqui $ Q_ {0} $ alternado para cada transição negativa do sinal de clock. $ Q_ {1} $ alternado para cada $ Q_ {0} $ que vai de 1 a 0, caso contrário, permaneceu no estado anterior. Da mesma forma, $ Q_ {2} $ alternou para cada $ Q_ {1} $ que vai de 1 a 0, caso contrário, permaneceu no estado anterior.
O status inicial dos T flip-flops na ausência de sinal de clock é $ Q_ {2} Q_ {1} Q_ {0} = 000 $. Isso é incrementado em um para cada borda negativa do sinal de clock e atingiu o valor máximo na 7ª borda negativa do sinal de clock. Este padrão se repete quando outras bordas negativas do sinal de clock são aplicadas.
Contador binário assíncrono inferior
Um contador descendente binário assíncrono de bit 'N' consiste em flip-flops 'N' T. Conta a partir de 2 - 1 a 0. O block diagram de contador descendente binário assíncrono de 3 bits é mostrado na figura a seguir.
O diagrama de blocos do contador ascendente binário assíncrono de 3 bits é semelhante ao diagrama de blocos do contador ascendente binário assíncrono de 3 bits. Mas, a única diferença é que em vez de conectar as saídas normais de um flip-flop de estágio como sinal de clock para o flip-flop de próximo estágio, conecte ocomplemented outputsde um flip-flop de estágio como sinal de clock para o flip-flop de próximo estágio. A saída complementada vai de 1 a 0 é igual à saída normal vai de 0 a 1.
Suponha que o status inicial dos T flip-flops da extrema direita para a esquerda seja $ Q_ {2} Q_ {1} Q_ {0} = 000 $. Aqui, $ Q_ {2} $ e $ Q_ {0} $ são MSB e LSB respectivamente. Podemos entender oworking de contador inferior binário assíncrono de 3 bits da tabela a seguir.
Nº de borda negativa do relógio | Q 0 (LSB) | Q 1 | Q 2 (MSB) |
---|---|---|---|
0 | 0 | 0 | 0 |
1 | 1 | 1 | 1 |
2 | 0 | 1 | 1 |
3 | 1 | 0 | 1 |
4 | 0 | 0 | 1 |
5 | 1 | 1 | 0 |
6 | 0 | 1 | 0 |
7 | 1 | 0 | 0 |
Aqui $ Q_ {0} $ alternado para cada transição negativa do sinal de clock. $ Q_ {1} $ alternado para cada $ Q_ {0} $ que vai de 0 a 1, caso contrário, permaneceu no estado anterior. Da mesma forma, $ Q_ {2} $ alternou para cada $ Q_ {1} $ que vai de 0 a 1, caso contrário, permaneceu no estado anterior.
O status inicial dos T flip-flops na ausência de sinal de clock é $ Q_ {2} Q_ {1} Q_ {0} = 000 $. Este é decrementado em um para cada margem negativa de sinal de relógio e atinge o mesmo valor em 8 th flanco negativo de sinal de relógio. Este padrão se repete quando outras bordas negativas do sinal de clock são aplicadas.
Contadores síncronos
Se todos os flip-flops receberem o mesmo sinal de relógio, esse contador é chamado de Synchronous counter. Conseqüentemente, as saídas de todos os flip-flops mudam (afetam) ao mesmo tempo.
Agora, vamos discutir os dois contadores a seguir, um por um.
- Contador ascendente binário síncrono
- Contador binário síncrono para baixo
Contador ascendente binário síncrono
Um contador ascendente binário síncrono de 'N' bits consiste em flip-flops 'N' T. Conta de 0 a 2 - 1. O block diagram do contador ascendente binário síncrono de 3 bits é mostrado na figura a seguir.
O contador ascendente binário síncrono de 3 bits contém três flip-flops T e uma porta AND de 2 entradas. Todos esses flip-flops são acionados por borda negativa e as saídas dos flip-flops mudam (afetam) de forma síncrona. As entradas T do primeiro, segundo e terceiro flip-flops são 1, $ Q_ {0} $ e $ Q_ {1} Q_ {0} $ respectivamente.
A saída do primeiro T flip-flop togglespara cada borda negativa do sinal de clock. A saída do segundo flip-flop T alterna para cada transição negativa do sinal de clock se $ Q_ {0} $ for 1. A saída do terceiro flip-flop T alterna para cada transição negativa do sinal de clock se $ Q_ {0} $ & $ Q_ {1} $ são 1.
Contador binário síncrono inferior
Um contador descendente binário síncrono de 'N' bits consiste em flip-flops 'N' T. Conta a partir de 2 - 1 a 0. O block diagram de contador descendente binário síncrono de 3 bits é mostrado na figura a seguir.
O contador descendente binário síncrono de 3 bits contém três flip-flops T e uma porta AND de 2 entradas. Todos esses flip-flops são acionados por borda negativa e as saídas dos flip-flops mudam (afetam) de forma síncrona. As entradas T do primeiro, segundo e terceiro flip-flops são 1, $ {Q_ {0}} '$ &' $ {Q_ {1}} '$$ {Q_ {0}}' $ respectivamente.
A saída do primeiro T flip-flop togglespara cada borda negativa do sinal de clock. A saída do segundo flip-flop T alterna para cada transição negativa do sinal de clock se $ {Q_ {0}} '$ for 1. A saída do terceiro flip-flop T alterna para cada transição negativa do sinal de clock se ambos $ {Q_ {1}} '$ e $ {Q_ {0}}' $ são 1.