Microprocessador - Configuração de Pinos 8086
O 8086 foi o primeiro microprocessador de 16 bits disponível no chip DIP (Dual Inline Package) de 40 pinos. Vamos agora discutir em detalhes a configuração dos pinos de um microprocessador 8086.
8086 Pin Diagram
Aqui está o diagrama de pinos do microprocessador 8086 -
Vamos agora discutir os sinais em detalhes -
Power supply and frequency signals
Ele usa alimentação de 5 Vcc em V CC pino 40 e usa aterramento em V SS pino 1 e 20 para sua operação.
Clock signal
O sinal do relógio é fornecido através do Pin-19. Ele fornece tempo para o processador para as operações. Sua frequência é diferente para diferentes versões, ou seja, 5MHz, 8MHz e 10MHz.
Address/data bus
AD0-AD15. São 16 endereços / barramentos de dados. AD0-AD7 transporta dados de byte de ordem inferior e AD8AD15 transporta dados de byte de ordem superior. Durante o primeiro ciclo de clock, ele carrega o endereço de 16 bits e, depois disso, os dados de 16 bits.
Address/status bus
A16-A19 / S3-S6. Estes são os 4 barramentos de endereço / status. Durante o primeiro ciclo de clock, ele carrega o endereço de 4 bits e, posteriormente, os sinais de status.
S7/BHE
BHE significa Bus High Enable. Está disponível no pino 34 e é usado para indicar a transferência de dados usando o barramento de dados D8-D15. Este sinal é baixo durante o primeiro ciclo de clock, depois disso está ativo.
Read($\overline{RD}$)
Ele está disponível no pino 32 e é usado para ler o sinal da operação de leitura.
Ready
Está disponível no pino 22. É um sinal de confirmação dos dispositivos de E / S de que os dados são transferidos. É um sinal alto ativo. Quando está alto, indica que o dispositivo está pronto para transferir dados. Quando está baixo, indica o estado de espera.
RESET
Ele está disponível no pino 21 e é usado para reiniciar a execução. Isso faz com que o processador encerre imediatamente sua atividade atual. Este sinal é ativo alto para os primeiros 4 ciclos de clock para RESET o microprocessador.
INTR
Está disponível no pino 18. É um sinal de solicitação de interrupção, que é amostrado durante o último ciclo de clock de cada instrução para determinar se o processador considerou isso como uma interrupção ou não.
NMI
Significa interrupção não mascarável e está disponível no pino 17. É uma entrada acionada por borda, que causa uma solicitação de interrupção para o microprocessador.
$ \ overline {TESTE} $
Este sinal é como o estado de espera e está disponível no pino 23. Quando este sinal está alto, o processador tem que esperar pelo estado IDLE, caso contrário, a execução continua.
MN/$\overline{MX}$
Significa Mínimo / Máximo e está disponível no pino 33. Indica em que modo o processador deve operar; quando está alto, funciona no modo mínimo e vice-aversa.
INTA
É um sinal de reconhecimento de interrupção e id disponível no pino 24. Quando o microprocessador recebe este sinal, ele reconhece a interrupção.
ALE
Ele significa trava de habilitação de endereço e está disponível no pino 25. Um pulso positivo é gerado cada vez que o processador começa qualquer operação. Este sinal indica a disponibilidade de um endereço válido nas linhas de endereço / dados.
DEN
Significa Data Enable e está disponível no pino 26. É usado para habilitar o Transreceiver 8286. O transreceiver é um dispositivo usado para separar dados do endereço / barramento de dados.
DT/R
Significa sinal de transmissão / recepção de dados e está disponível no pino 27. Ele decide a direção do fluxo de dados através do transreceptor. Quando está alto, os dados são transmitidos e vice-a-versa.
M/IO
Este sinal é usado para distinguir entre as operações de memória e de E / S. Quando está alto indica operação de E / S e quando está baixo indica operação de memória. Ele está disponível no pino 28.
WR
Significa escrever sinal e está disponível no pino 29. É usado para gravar os dados na memória ou no dispositivo de saída dependendo do status do sinal M / IO.
HLDA
Significa sinal de confirmação de retenção e está disponível no pino 30. Este sinal reconhece o sinal de retenção.
HOLD
Este sinal indica ao processador que dispositivos externos estão solicitando acesso aos barramentos de endereço / dados. Ele está disponível no pino 31.
QS1 and QS0
Esses são sinais de status da fila e estão disponíveis nos pinos 24 e 25. Esses sinais fornecem o status da fila de instruções. Suas condições são mostradas na tabela a seguir -
| QS 0 | QS 1 | Status |
|---|---|---|
| 0 | 0 | Nenhuma operação |
| 0 | 1 | Primeiro byte de opcode da fila |
| 1 | 0 | Esvazie a fila |
| 1 | 1 | Byte subsequente da fila |
S0, S1, S2
Estes são os sinais de status que fornecem o status da operação, que é usado pelo Bus Controller 8288 para gerar memória e sinais de controle de E / S. Eles estão disponíveis nos pinos 26, 27 e 28. A seguir está a tabela que mostra seus status -
| S 2 | S 1 | S 0 | Status |
|---|---|---|---|
| 0 | 0 | 0 | Interromper reconhecimento |
| 0 | 0 | 1 | Leitura I / O |
| 0 | 1 | 0 | Gravação de E / S |
| 0 | 1 | 1 | Halt |
| 1 | 0 | 0 | Opcode fetch |
| 1 | 0 | 1 | Memória lida |
| 1 | 1 | 0 | Gravação de memória |
| 1 | 1 | 1 | Passiva |
LOCK
Quando este sinal está ativo, indica aos demais processadores para não solicitarem que a UCP saia do barramento do sistema. Ele é ativado usando o prefixo LOCK em qualquer instrução e está disponível no pino 29.
RQ/GT1 and RQ/GT0
Esses são os sinais de Solicitação / Concessão usados por outros processadores solicitando que a CPU libere o barramento do sistema. Quando o sinal é recebido pela CPU, ele envia uma confirmação. RQ / GT 0 tem uma prioridade mais alta do que RQ / GT 1 .